在1月22日于加利福尼亞州圣何塞舉行的下一個FPGA平臺活動上，何塞·阿爾瓦雷斯(Jose Alvarez)概述了異構(gòu)集成的三個層次，這是英特爾PSG CTO的何塞·阿爾瓦雷斯。這是一個簡單的分類法。首先，在芯片級別(設(shè)備級別)存在異構(gòu)集成。其次，在系統(tǒng)級別存在異構(gòu)集成。第三，在軟件級別存在異構(gòu)性。這三個級別的異質(zhì)性都會導(dǎo)致系統(tǒng)可重新配置。

可以在下面與The Next Platform聯(lián)合創(chuàng)始人Timothy Prickett Morgan進(jìn)行的問答環(huán)節(jié)中查看Alvarez的主題演講，在本文的后面。

芯片級異構(gòu)性是設(shè)備封裝內(nèi)部的異構(gòu)集成，并且與小芯片的概念緊密相關(guān)。我們正在構(gòu)建更復(fù)雜的系統(tǒng)，更大的系統(tǒng)，并且使用大型單片半導(dǎo)體構(gòu)建更大的系統(tǒng)非常困難。大芯片的成品率不及小芯片或小芯片的成品率。用較小的組件構(gòu)建這些系統(tǒng)更加實用，更經(jīng)濟。從系統(tǒng)的角度來看，我們可以使用小芯片做出更好的半導(dǎo)體設(shè)計決策，因為我們不必從一個半導(dǎo)體工藝節(jié)點到另一個半導(dǎo)體工藝節(jié)點都重新設(shè)計每個小芯片。某些功能以其現(xiàn)有形式可以很好地運行。當(dāng)有更新的技術(shù)節(jié)點出現(xiàn)時，沒有理由重新設(shè)計這些功能。

異構(gòu)集成已經(jīng)在生產(chǎn)中。這是一項非常重要的技術(shù)，英特爾致力于基于芯片的設(shè)計策略。例如，英特爾®Stratix®10FPGA和英特爾®Agilex™FPGA基于異構(gòu)集成，并且這些器件現(xiàn)已投入生產(chǎn)。實際上，英特爾Stratix 10 FPGA已經(jīng)投入批量生產(chǎn)多年。

基于芯片的IC設(shè)計和制造使Intel能夠構(gòu)建具有硅驗證功能的系統(tǒng)，包括高速串行收發(fā)器，存儲器接口，以太網(wǎng)和PCIe端口等?；谛⌒酒脑O(shè)計還允許英特爾開發(fā)針對不同工作負(fù)載的目標(biāo)架構(gòu)，并將其更快地推向市場。

由于這些原因，英特爾積極鼓勵基于小芯片的行業(yè)生態(tài)系統(tǒng)的發(fā)展。我們以幾種方式做到這一點。例如：

英特爾開發(fā)了嵌入式多芯片互連橋(EMIB)技術(shù)，這是一種嵌入式多芯片互連橋，用于將小芯片與標(biāo)準(zhǔn)互連互連。

英特爾開發(fā)了高級接口總線(AIB)，它是英特爾發(fā)布的一種PHY，它是一種開源的，免版稅的高性能小芯片互連。

英特爾最近加入了CHIPS(用于接口，處理器和系統(tǒng)的通用硬件)聯(lián)盟，該聯(lián)盟是一個致力于鼓勵基于芯片的開發(fā)的協(xié)作性行業(yè)組織。

巧合的是，我們的創(chuàng)始人之一戈登·摩爾(Gordon Moore)于1965年發(fā)表了一篇論文，題為“將更多組件塞入集成電路”。這是一篇很短的論文。只有四頁，包括圖片，它非常有名。這篇著名論文的第二頁包含一條被稱為摩爾定律的陳述：

“最低零件成本的復(fù)雜性每年以大約兩倍的速度增長。當(dāng)然，從短期來看，如果不增加的話，這個比率有望繼續(xù)下去。從長遠(yuǎn)來看，增長率尚不確定，盡管沒有理由相信它至少會在10年內(nèi)保持穩(wěn)定。”

摩爾的聲明預(yù)測，如今持續(xù)的半導(dǎo)體技術(shù)將呈指數(shù)級增長，而不是持續(xù)10年，而是持續(xù)50年以上!Moore論文的第三頁繼續(xù)提到，很可能使用集成到單個程序包中的較小組件來構(gòu)建較大的系統(tǒng)可能會更好：

“事實證明，使用較小的功能(分別包裝和互連)構(gòu)建大型系統(tǒng)會更經(jīng)濟。大型功能的可用性，再加上功能性的設(shè)計和構(gòu)造，應(yīng)使大型系統(tǒng)的制造商能夠快速，經(jīng)濟地設(shè)計和制造各種設(shè)備。”

甚至在1965年，戈登·摩爾(Gordon Moore)就知道芯片級，異構(gòu)集成將是前進(jìn)的一種方式。這就是英特爾今天正在做的事情：使用高級封裝將公司的所有技術(shù)整合到一個IC封裝中。